(12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 12. Dezember 2002 (12.12.2002)

PCT

(10) Internationale Veröffentlichungsnummer WO 02/099664 A1

(51) Internationale Patentklassifikation⁷: 1/08, 1/32, G06K 19/07

G06F 13/40,

(21) Internationales Aktenzeichen:

PCT/EP02/06147

(22) Internationales Anmeldedatum:

4. Juni 2002 (04.06.2002)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität: 101 27 424.6


6. Juni 2001 (06.06.2001) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): INFINEON TECHNOLOGIES AG [DE/DE]; St.-Martin-Str. 53, 81669 München (DE).

- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): ELBE, Astrid [DE/DE]; Salzmesserstrasse 41, 81829 München (DE). JANSSEN, Norbert [DE/DE]; Innere Wiener Strasse 13a, 81667 München (DE). SEDLAK, Holger [DE/DE]; Neumuenster 10a, 85658 Egmattingg (DE).
- (74) Anwälte: SCHOPPE, Fritz usw.; Schoppe, Zimmermann, Stöckeler & Zinkler, Postfach 71 08 67, 81458 München (DE).
- (81) Bestimmungsstaaten (national): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NO, NZ, OM, PH, PL, PT, RO, RU,

[Fortsetzung auf der nächsten Seite]

- (54) Title: ELECTRONIC CIRCUIT HAVING PERIPHERAL UNITS WITH ASYNCHRONOUS CLOCK PULSES
- (54) Bezeichnung: ELEKTRONISCHE SCHALTUNG MIT ASYNCHRONER TAKTUNG VON PERIPHERIEEINHEITEN



- (57) Abstract: The invention relates to an electronic circuit comprising a central processing device (20) having a clock pulse connection (40) and a data connection (160), and a peripheral unit (30a, 30b) also having a clock pulse connection (80a, 80b) and a data connection (110a, 110b). The clock pulse connection (80a, 80b) of the peripheral unit (30a, 30b) is connected to a signal output (90a, a first and a second data connection (120a, 120b, 140a, 140b) is provided, the first data connection (120a, 120b) being connected to the data connection (110a, 110b) of the peripheral unit (30a, 30b). Furthermore, a data bus (150) connects the data connection (160) of the CPU (20) to the second data connection (140a, 140b) of the synchronisation device (130a, 130b). The asynchronous clock pulse mode of the peripheral unit (30a, 30b) results in a more effective operation compared to the central processing unit (20), said operation being better adaptable to certain parameters such as the application and the available energy of the electronic circuit. 90b) of a regulatable oscillator (100a, 100b) or to an external clock pulse input. A synchronisation device (130a, 130b) comprising
 - (57) Zusammenfassung: Eine erfindungsgemäße elektronische Schaltung umfaßt eine zentrale Verarbeitungseinrichtung (20) mit einem Taktanschluß (40) und einem Datenanschluß (160) sowie eine Peripherieeinheit (30a, 30b) mit einem Taktanschluß (80a, 80b) und einem Datenanschluß (110a, 110b), wobei der Taktanschluß (80a, 80b) der Peripherieeinheit (30a, 30b) mit einem Signalausgang

[Fortsetzung auf der nächsten Seite]





SD, SE, SG, SI, SK, SL, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VN, YU, ZA, ZM, ZW.

(84) Bestimmungsstaaten (regional): ARIPO-Patent (GH, GM, KE, LS, MW, MZ, SD, SL, SZ, TZ, UG, ZM, ZW), eurasisches Patent (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), europäisches Patent (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR), OAPI-Patent (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

Veröffentlicht:

- mit internationalem Recherchenbericht

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

(90a, 90b) eines steuerbaren Oszillators (100a, 100b) oder mit einem externen Takteingang verbunden ist. Es ist eine Synchronisationseinrichtung (130a, 130b) mit einem ersten und einem zweiten Datenanschluß (120a, 120b, 140a, 140b) vorgesehen, wobei der erste Datenanschluß (120a, 120b) mit dem Datenanschluß (110a, 110b) der Peripherieeinheit (30a, 30b) verbunden ist. Zusätzlich verbindet ein Datenbus (150) den Datenanschluß (160) der CPU (20) mit dem zweiten Datenanschluß (140a, 140b) der Synchronisationseinrichtung (130a, 130b). Die Taktung der Peripherieeinheit (30a, 30b) asynchron zu der zentralen Verarbeitungseinheit (20) ergibt einen effektiveren Betrieb, der besser an bestimmte Parameter, wie z.B. die Applikation und die zu Verfügung stehende Energie der elektronischen Schaltung, anpaßbar ist.

WO 02/099664 PCT/EP02/06147

Beschreibung

Elektronische Schaltung mit asynchroner Taktung von Peripherieeinheiten

5

10

15

20

Die vorliegende Erfindung bezieht sich auf elektronische Schaltungen und insbesondere auf elektronische Schaltungen, in denen eine zentrale Verarbeitungseinheit (CPU) und zumindest eine Peripherieeinheit verwendet werden, wie es z.B. bei Kryptographiecontrollern der Fall ist.

Mit der zunehmenden Verbreitung von bargeldlosem Zahlungsverkehr, elektronischer Datenübertragung über öffentliche Netze und dem Austausch von Kreditkartennummern über öffentliche Netze steigt der Bedarf nach Kryptographiealgorithmen, um digitale Signaturen, Authentifikationen oder Verschlüsselungsaufgaben durchführen zu können. Bekannte Kryptographiealgorithmen umfassen asymmetrische Verschlüsselungsalgorithmen, wie z.B. den RSA-Algorithmus oder auf elliptischen Kurven basierende Verfahren, oder symmetrische Verschlüsselungsverfahren, wie z.B. Verschlüsselungsverfahren nach dem DES- oder AES-Standard.

Um die durch die Kryptographiealgorithmen vorgeschriebenen Berechnungen im Alltag in akzeptabler Geschwindigkeit durch-25 führen zu können, werden eigens vorgesehene Kryptographiecontroller eingesetzt. Solche Kryptographiecontroller werden beispielsweise in Chipkarten, wie z.B. SIM-Karten oder Signaturkarten, beispielsweise zur Zahlung mit dem Mobiltelefon, für Homebankingtransaktionen oder rechtsverbindliche elektro-30 nische Unterschriften verwendet. Alternativ werden Kryptographiecontroller in Computern oder Servern als Sicherheits-IC verwendet, um eine Authentifikation durchzuführen, oder um Verschlüsselungsaufgaben übernehmen zu können, welche beispielsweise aus der sicheren Übermittlung von Kreditkarten-35 nummern, der Übermittlung von Emails geheimen Inhalts-und dem sicheren bargeldlosen Zahlungsverkehr über das Internet be-

2

PCT/EP02/06147

stehen können. Es werden hohe Anforderungen an die Kryptographiecontroller

gestellt, damit dieselben den hohen Ansprüchen der Benutzer genügen und sich auf dem Markt etablieren können. Um eine hohe algorithmische Sicherheit gewährleisten zu können, müssen Kryptographiecontroller beispielsweise eine beachtliche Rechenleistung zur Verfügung stellen. Der Grund hierfür besteht darin, daß die Sicherheit vieler kryptographischer Algorithmen, wie z.B. dem bekannten RSA-Algorithmus, entscheidend von der Bitlänge des verwendeten Schlüssels abhängt, und daß folglich die Kryptographiecontroller, die die entsprechenden Kryptographiealgorithmen ausführen, in der Lage sein müssen, mit Zahlen möglichst großer Länge umzugehen. Bei dem RSA-Algorithmus haben sich beispielsweise Schlüsselbitlängen von 1.024 Bits oder teilweise sogar 2.048 Bits durchgesetzt, wobei im Vergleich hierzu derzeitige Allzweckprozessoren mit 8-Bit-, 32-Bit- oder 64-Bit-Zahlen arbeiten.

20

25

30

35

5

10

15

WO 02/099664

Zusätzlich müssen Kryptographiecontroller eine hohe Rechenleistung aufweisen, um die für den jeweiligen kryptographischen Algorithmus erforderlichen Berechnungen in angemessener
Zeit durchführen zu können. So wäre es beispielsweise für einen Benutzer unzumutbar, mehrere Minuten auf eine Authentifikationsüberprüfung oder eine Zahlungstransaktion warten zu
müssen. Um diese hohen Rechenleistungen erzielen zu können,
verarbeiten bekannte Kryptographiecontroller viele der durchzuführenden Rechenoperationen parallel, um die Rechengeschwindigkeit zu erhöhen.

Bei der Verwendung von Kryptographiecontrollern in Chipkarten, wie z.B. SIM-Karten oder Signaturkarten, ergibt sich ein zusätzliches Problem daraus, daß dieselben als Massenprodukt preisgünstig herstellbar sein müssen. Obwohl dieselben also rechenaufwendige Algorithmen in möglichst kurzer Zeit-abar-

beiten müssen, darf umgekehrt die elektronische Schaltung nicht zu aufwendig und damit teuer sein.

Zudem steht den Kryptographiecontrollern lediglich eine begrenzte Energie zur Verfügung, so daß hierdurch dem Controllerentwurf eine weitere Einschränkung bezüglich des Schaltungsaufwands auferlegt wird. Terminals für kontaktbehaftete Chipkarten liefern beispielsweise einen maximalen Strom von 30 mA, wobei bei kontaktlosen Anwendungen und mobilen Anwendungen, wie z.B. einer SIM-Karte in einem Handy, der Strom auf unter 10 mA begrenzt sein kann. Folglich ist die Rechengeschwindigkeit der Coprozessoren einerseits durch die Herstellungskosten und andererseits durch die zur Verfügung stehende Energie begrenzt.

15

20

25

30

10

Ein weiteres Problem bei dem Entwurf von Kryptographiecontrollern ergibt sich aus der Koexistenz vieler allgemein üblicher Kryptographiealgorithmen. In dem Fall einer Chipkarte wird sich beispielsweise derjenige Kryptographiecontroller auf dem Markt durchsetzen, der zur Durchführung der meisten üblichen Kryptographiealgorithmen fähig ist, und der folglicheine breite Einsatzfähigkeit und eine hohe Anwenderfreundlichkeit aufweist. Ein solcher "multifunktionaler" Kryptographiecontroller verhindert beispielsweise, daß ein Benutzer mehrere Chipkarten herumtragen muß, von denen jede für eine spezielle Anwendung bzw. für ein spezielles Kryptographieverfahren vorgesehen ist. Ein solcher multifunktionaler Kryptographiecontroller muß jedoch aufgrund der vielseitigen Verwendung zu einer Vielzahl von Rechenoperationen in der Lage sein, die von den vielen kryptographischen Algorithmen verwendet werden, was zu einer Zunahme der Komplexität oder einer Reduzierung der Geschwindigkeit der elektronischen Schaltung führt.

Ein möglicher Entwurf für einen Kryptographiecontroller, der einerseits eine hohe Multifunktionalität und andererseits eine hohe Verarbeitungsgeschwindigkeit aufweist, besteht aus

einem Verbund aus einer zentralen Verarbeitungseinheit und einem oder mehreren Coprozessoren, welche parallel arbeiten, wie es beispielsweise bei modernen PCs, aber auch bei modernen Graphikkarten der Fall ist. Ein Beispiel für ein Blockschaltbild eines solchen Kryptographiecontrollers ist in Fig. 6 gezeigt. Ein Chip 900 umfaßt eine CPU (zentrale Verarbeitungseinheit) 910 und mehrere Coprozessoren 920a und 920b, wobei zur Vereinfachung in Fig. 6 lediglich zwei Coprozessoren gezeigt sind. Die Datenanschlüsse 930, 940a und 940b der CPU 910 und der Coprozessoren 920a und 920b sind über einen Datenbus 950 miteinander verbunden. Die CPU 910 umfaßt ferner einen Datenanschluß 960, der über eine Anschlußvorrichtung 970 mit einem externen Datenbus verbindbar ist. Darüber hinaus umfaßt die CPU 910 einen Taktanschluß 980, der über eine PLL 990 mit einer Taktanschlußvorrichtung 1000 verbunden ist, um ein externes Taktsignal zu empfangen.

10

15

20

25

30

Obwohl der Kryptographiecontroller von Fig. 6 durch das Vorsehen von mehreren Coprozessoren 920a und 920b zum Durchführen von verschiedenen Aufgaben, wie z.B. für verschiedene Verschlüsselungsalgorithmen, und zur parallelen Durchführung von Rechenoperationen geeignet ist, besteht ein Problem dieser Anordnung darin, daß die gesamte Schaltung 900 von einem einzigen externen Taktsignal 1000 getaktet wird, und daß die PLL 990 folglich lediglich als ein Taktvervielfacher für den gesamten Chip 900 vorgesehen ist. Bei dieser Schaltung ist es deshalb nicht möglich, die CPU 910 und die Coprozessoren 920a und 920b mit unterschiedlichen Taktfrequenzen zu takten, um beispielsweise die verschiedenen Rechenzeiten, die für die von den Coprozessoren 920a und 920b zu berechnenden Aufgaben erforderlich sind, durch unterschiedliche Taktfrequenzen aufeinander abzustimmen.

Beim Design eines Chips 900 in CMOS-Technologie wird das Pro-35 blem zusätzlich dadurch verschärft, daß in diesem Fall der Stromverbrauch von der Taktfrequenz bzw. der Umschaltfrequenz der MOSFETs abhängt. Werden somit einige Coprozessoren schneller als notwendig getaktet, so wird mehr Strom als notwendig verbraucht.

5

WO 02/099664

10

25

30

35

PCT/EP02/06147

Eine mögliche Verbesserung des Kryptographiecontrollerentwurfs von Fig. 6 besteht darin, neben dem Taktvervielfacher
für den gesamten Chip einen Taktteiler für jeden Coprozessor
vorzusehen. Ein Blockschaltbild eines solchen Kryptographiecontrollers ist in Fig. 7 gezeigt, wobei in Fig. 7 für Elemente, die zu denjenigen in Fig. 6 identisch sind, gleiche
Bezugszeichen vergeben wurden. Wie es zu sehen ist, ist zwischen jeden Coprozessor 920a und 920b und den Datenbus 950
ein Taktteiler 1010a und 1010b geschaltet, welcher ermöglichen soll, daß die Coprozessoren 920a und 920b mit einem bestimmten Vielfachen des PLL-Takts getaktet werden können.
Durch Vorsehen der Taktteiler 1010a und 1010b ist es folglich
möglich, die Coprozessoren 920a und 920b unabhängig voneinan-

Durch Vorsehen der Taktteiler 1010a und 1010b ist es folglich möglich, die Coprozessoren 920a und 920b unabhängig voneinander mit unterschiedlichen Vielfachen des Takts der CPU 910 zu takten. Auf diese Weise wird ein Verlangsamen der Taktfrequenz für solche Coprozessoren ermöglicht, deren Berechnung entweder weniger Zeit erfordert, oder deren Ergebnis erst zu einem späteren Zeitpunkt erforderlich ist.

Ein Nachteil der Schaltung 901 von Fig. 7 besteht darin, daß die Coprozessoren 920a und 920b lediglich mit bestimmten Vielfachen des Takts der PLL 990 synchron getaktet werden können. Diese synchrone Taktung mit lediglich Vielfachen des PLL-Takts vermeidet zwar einerseits die Notwendigkeit eines Einsynchronisierens der Coprozessoren 920a und 920b, verhindert aber andererseits die Einstellung der Taktfrequenzen der Coprozessoren 920a und 920b auf Taktfrequenzen, die keine Vielfachen sind. Insbesondere ist es nicht möglich, einen oder mehrere der Coprozessoren 920a und 920b mit einer Taktfrequenz zu takten, die um einen anderen Faktor als einen ganzzahligen Faktor schneller als die Taktfrequenz der CPU 910 ist, um beispielsweise eine sehr aufwendige modulare Multiplikation schneller durchführen zu können.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine elektronische Schaltung und ein Verfahren zum Steuern dersel-

6

PCT/EP02/06147

elektronische Schaltung und ein Verfahren zum Steuern derselben zu schaffen, so daß die elektronische Schaltung effektiver arbeitet.

5

10

15

20

25

30

WO 02/099664

Diese Aufgabe wird durch eine elektronische Schaltung gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 13 gelöst.

Eine erfindungsgemäße elektronische Schaltung umfaßt eine zentrale Verarbeitungseinrichtung (CPU) mit einem Taktanschluß und einem Datenanschluß sowie eine Peripherieeinheit mit einem Taktanschluß der Peripherieeinheit und einem Datenanschluß, wobei der Taktanschluß mit einem Signalausgang eines steuerbaren Oszillators oder mit einem externen Takteingang verbunden ist. Es ist eine Synchronisationseinrichtung mit einem ersten und einem zweiten Datenanschluß vorgesehen, wobei der erste Datenanschluß mit dem Datenanschluß der Peripherieeinheit verbunden ist. Zusätzlich verbindet ein Datenbus den Datenanschluß der CPU mit dem zweiten Datenanschluß der Synchronisationseinrichtung.

Ein erfindungsgemäßes Verfahren zum Steuern einer elektronischen Schaltung mit einer zentralen Verarbeitungseinheit und einer Peripherieeinheit, die über einen Datenbus miteinander verbunden sind, umfaßt das Takten der zentralen Verabreitungseinheit mit einem Takt einer ersten Taktfrequenz und das Takten der Peripherieeinheit mit einem Takt einer zweiten Taktfrequenz, wobei die erste Taktfrequenz und die zweite Taktfrequenz teilerfremd sind. Es findet ferner eine Synchronisierung von Daten, die über den Datenbus zwischen der zentralen Verarbeitungseinheit und der Peripherieeinheit übertragen werden, statt.

Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß es durch Vorsehen eines eigenen Takts, wie z.B. eines eignen Oszillators oder eines eignen externen Taktanschlusses, für die (bzw. mehrere) Peripherieeinheiten möglich ist, die Peri-

WO 02/099664 PCT/EP02/06147

pherieeinheit tatsächlich asynchron zu der CPU zu betreiben, bzw. derart zu betreiben, daß die Taktfrequenz der CPU unabhängig von der der Peripherieeinheit ist. Auf diese Weise wird es ermöglicht, die Taktfrequenz der Peripherieeinheit genauer als lediglich in bestimmten ganzzahligen Vielfachen oder Bruchteilen des Takts der CPU an die zur Verfügung stehende Energie, die Aufgabe der Peripherieeinheit oder die gerade vorliegende Applikation anzupassen. Obwohl der asynchrone Betrieb der Peripherieeinheit eine Einsynchronisation derselben erforderlich macht, wird durch die asynchrone Taktfrequenzsteuerung ein schnellerer Betrieb der elektronischen Schaltung bei gleichzeitig gleichbleibender Energieaufnahme geliefert. Insbesondere wird jedoch durch Vorsehen eines getrennten steuerbaren Oszillators für die Peripherieeinheit ermöglicht, daß die Peripherieeinheit schneller als die CPU getaktet wird, und daß somit sehr rechenaufwendige Operationen, wie z.B. eine modulare Multiplikation, sogar schneller als die CPU-Taktfrequenz durchgeführt werden können.

Gemäß einem Ausführungsbeispiel sind die CPU, die Peripherieeinheit, die Synchronisationseinrichtung, der Datenbus und
der Oszillator auf einer gemeinsamen Chipkarte angeordnet,
vorzugsweise sogar in einem Chip integriert, wobei zusätzlich
eine Steuereinrichtung vorgesehen ist, um den steuerbaren Oszillator abhängig von der für die elektronische Schaltung zur
Verfügung stehenden Energie, abhängig von einer von der Peripherieeinheit auszuführenden Aufgabe und/oder abhängig von
der gegenwärtigen Applikation der elektronischen Schaltung zu
steuern.

30

35

5

10

15

Falls die erfindungsgemäße elektronische Schaltung als ein Kryptographiecontroller ausgeführt ist, kann die Peripherie-einheit beispielsweise als ein Coprozessor für einen einer Gruppe von kryptographischen Algorithmen ausgeführt sein, die eine symmetrische Verschlüsselung, wie z.B. die Verschlüsselung nach dem DES- oder AES-Standard, oder eine asymmetrische Verschlüsselung, wie z.B. den RSA-Algorithmus oder eine auf

5

10

15

20

elliptischen Kurven basierende Verschlüsselung, umfaßt. Peripherieeinheiten im Sinne der vorliegenden Anmeldung können jedoch ferner ein UART-Modul (universal asynchronous Receiver-Transmitter = universeller asynchroner Sende/Empfänger), zum Datenaustausch mit einem Terminal, ein Sensorelement zum Überprüfen sicherheitskritischer Parameter, einen Zufallsgenerator, ein Filter oder dergleichen umfassen. Vorzugsweise sind mehrere Kryptographiecontroller vorgesehen, die verschiedene Aufgaben übernehmen bzw. verschiedene kryptographische Algorithmen ausführen können. Durch die erfindungsgemäße asynchrone Taktung der Kryptographiecoprozessoren ist es in diesem Fall möglich, den Betrieb des Kryptographiecontrollers möglichst effektiv an die jeweilige Anwendung anzupassen, indem beispielsweise die Taktfrequenzen der Coprozessoren derart eingestellt wird, daß die Ergebnisse der verschiedenen Berechnungen der Coprozessoren gleichzeitig zur weiteren Verwendung vorliegen. Insbesondere ist es möglich, für eine sehr zeitaufwendige Aufgabe eines Kryptographiecoprozessors demselben einen schnelleren Takt als demjenigen der CPU zuzuführen. Insgesamt führt dies zu einem Kryptographiecontroller, der aufgrund seiner höheren Operationsgeschwindigkeit zu einer größeren Marktakzeptanz führt.

Bei dem Einsatz einer erfindungsgemäßen elektronischen Schal-25 tung als Kryptographiecontroller auf einer Chipkarte oder SIM-Karte ergibt sich aufgrund der asynchronen Taktung der Peripherieeinheiten der weitere Vorteil gegenüber herkömmlichen Entwürfen, daß es aufgrund der genaueren Einstellbarkeit der Peripherieeinheittakte auch auf teilerfremde Takte mög-30 lich ist, die ohnehin knappe zur Verfügung stehende Energie vollständig auszunutzen, wodurch wiederum die Rechengeschwindigkeit bei gegebener Energieversorgung, wie sie beispielsweise durch ein Kontaktlosterminal vorgegeben wird, verbessert werden kann. Kontaktterminals liefern beispielsweise lediglich einen Strom von 30 mA bei, wobei bei Kontaktlostermi-35 nals und mobilen Anwendungen sogar weniger als 10 ma zur Verfügung steht, so daß eine optimale Nutzung der zugeführten

9

PCT/EP02/06147

WO 02/099664

5

15

Energie enorm wichtig ist. Zudem kann die Taktsteuerung für die Peripherieeinheiten kontinuierlich und optimal an die zeitlichen Schwankungen der von dem Terminal zur Verfügung gestellten Energie angepaßt werden, die sich beispielsweise aus den sich ändernden Abständen zwischen Terminal und Chipkarte oder aus einem sich ändernden Ladezustand der Batterie eines Mobilgerätes, in dem die Chipkarte verwendet wird, wie z.B. einem Handy, ergeben.

- Ein weiterer Vorteil der vorliegenden Erfindung ergibt sich daraus, daß die Taktung der Peripherieeinheit unabhängig von dem Takt der CPU ist, und daß deshalb die Design-Komplexität reduziert wird, da keine elektronischen Rückwirkungen auf die CPU auftreten.
 - Weitere bevorzugte Ausgestaltungen und Weiterbildungen der vorliegenden Erfindung ergeben sich aus den beiliegenden Ansprüchen.
- 20 Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
- Fig. 1 ein Blockschaltbild eines Kryptographiecontrollers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
- Fig. 2 unterschiedliche Taktsignalverläufe, um die asynchrone Taktung einer Peripherieeinheit zu veranschaulichen;
- Fig. 3 eine Skizze, die die Aufteilung der zur Verfügung stehenden Energie auf die Peripherieeinheiten durch Anpassung der Peripherieeinheittakte gemäß einem Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;

Fig. 4 eine Skizze, die eine Taktung von Peripherieein-

10

PCT/EP02/06147

WO 02/099664

15

- heiten gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung veranschaulicht;
- 5 Fig. 5 ein Schaltbild einer Synchronisationseinrichtung, wie sie bei dem Kryptographiecontroller von Fig. 1 verwendet werden kann, gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung;
- 10 Fig. 6 ein Blockschaltbild eines herkömmlichen Kryptographiecontrollers; und
 - Fig. 7 ein Blockschaltbild eines weiteren herkömmlichen Kryptographiecontrollers.

Bezugnehmend auf Fig. 1 wird zunächst der Aufbau eines Kryptographiecontrollers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beschrieben. Der Kryptographiecontroller 10 ist in einem einzigen Chip integriert und umfaßt eine CPU 20 und eine Mehrzahl von Peripherieeinheiten 30a und 30b (in 20 Fig. 1 sind lediglich zwei gezeigt). Die CPU 20 ist über einen Taktanschluß 40 mit einer Anschlußvorrichtung 50 und über einen Datenanschluß 60 mit einer Anschlußvorrichtung 70 des Chips 10 verbunden. Während die CPU 20 über den Taktanschluß 40 mit einer Taktfrequenz f_{CPU} versorgt wird, sind die Peri-25 pherieeinheiten 30a und 30b über einen Taktanschluß 80a, 80b mit einem Signalausgang 90a, 90b von steuerbaren Oszillatoren 100a und 100b verbunden, um durch dieselben mit einem Taktsignal der Frequenz f₁ bzw. f₂ versorgt zu werden. Ein Datenanschluß 110a und 110b der Peripherieeinheiten 30a und 30b ist 30 zur Taktsynchronisation mit einem ersten Datenanschluß 120a bzw. 120b einer Synchronisationseinrichtung 130a bzw. 130b verbunden, wobei zur Verbindung mit der CPU 20 ein zweiter Datenanschluß 140a bzw. 140b der Synchronisationseinrichtung 130a und 130b mit einem Datenbus 150 verbunden ist, der eben-35 falls mit einem Datenanschluß 160 der CPU 20 verbunden ist. Zur Steuerung der Oszillatoren 100a und 100b ist eine Steuereinrichtung 170 vorgesehen, die eine Mehrzahl von Steuerausgängen 180a und 180b aufweist, die mit jeweiligen Steuereingängen 190a und 190b der steuerbaren Oszillatoren 100a und 100b verbunden sind. Die Steuereinrichtung 170 ist über einen Anschluß 200 mit einem Anschluß 210 der CPU 20 verbunden, um von der CPU 20 Steuerparameter zur Steuerung der Oszillatoren 100a und 100b zu erhalten.

Wie es in Fig. 1 gezeigt ist, können alternativ oder zusätzlich zu den Taktanschlüssen 80a und 80b bei einem anderen
Ausführungsbeispiel Taktanschlüsse 220a und 220b der Peripherieeinheiten 30a und 30b vorgesehen sein, die mit externen
Takteingängen 230a und 230b verbunden sind, um unabhängig
voneinander extern zugeführte, unabhängige Takte zu erhalten,
wie z.B. während der Kommunikation der Chipkarte mit einem
Terminal, so daß die Oszillatoren 100a und 100b nicht in dem
Controller 10 integriert sein müßten. In der folgenden Beschreibung wird jedoch auf das Ausführungsbeispiel Bezug genommen wird, bei denen die Oszillatoren 100a und 100b die unabhängigen Takte zuführen.

Nachdem im vorhergehenden der Aufbau des Kryptographiecontrollers 10 beschrieben worden ist, wird im folgenden die Funktionsweise desselben in Bezug auf ein Ausführungsbeispiel beschrieben, bei dem der Kryptographiecontroller 10 in einem Chip integriert und auf einer Chipkarte angeordnet ist, die sich gerade in einem Terminal (nicht gezeigt) befindet. Während sich die Chipkarte in dem Terminal befindet, befinden sich geeignete Kontaktanschlüsse des Terminals in Kommunikation mit den Anschlußvorrichtungen 50 und 70, wobei die CPU 20 an ihrem Taktanschluß 40 ein externes Taktsignal mit der Taktfrequenz fcpu empfängt und über ihren Datenanschluß 60 Daten, wie z.B. codierte Daten, Signaturen, Befehle usw., mit dem Terminal austauscht. Die CPU 20 verteilt je nach momentaner Anwendung Befehle an die Peripherieeinheiten 30a und 30b. Den Peripherieeinheiten 30a und 30b können beispielsweise ein UART-Modul, ein Zufallszahlengenerator, ein Hash-Modul oder

25

30

35

ren nach dem DES- oder AES-Standard, oder Coprozessoren zum

12

PCT/EP02/06147

Ausführen unterschiedlicher Teiloperationen einer arithmetischen Operation, wie z.B. einer Multiplikation.

WO 02/099664

5

10

15

20

25

30

35

Um einen möglichst effektiven Betrieb des Kryptographiecontrollers 10 bei der speziellen Anwendung, wie z.B. einer RSA-Verschlüsselung, zu erzielen, werden die Peripherieeinheiten 30a und 30b erfindungsgemäß jeweils getrennt von der CPU 20 mit einem Taktsignal einer Taktfrequenz f₁ bzw. f₂ betrieben, welcher von den Oszillatoren 100a und 100b erzeugt wird. Die Anpassung der Taktfrequenzen f₁ und f₂ an die jeweilige Anwendung bzw. die Steuerung der Oszillatoren 100a und 100b wird durch die Steuereinrichtung 170 abhängig von bestimmten Steuerparametern durchgeführt. Die Steuereinrichtung 170 empfängt von der CPU 20 beispielsweise die momentane Anwendung bzw. Applikation des Kryptographiecontrollers 10, wie z.B. eine RSA-Verschlüsselung, als Steuerparameter und steuert dementsprechend diejenigen Kryptographiecoprozessoren oder Peripherieeinheiten 30a und 30b mit einer hohen Taktfrequenz an, deren Rechenleistung bei der Anwendung bzw. Applikation gerade benötigt wird. Es kann beispielsweise vorteilhaft sein, während eines Schlüsselaustausches einen RSA-Coprozessor, während einer Verschlüsselung einen DES-Coprozessor und während der Berechnung eines Hash-Wertes ein Hash-Modul bzw. -Coprozessor höher als die CPU 20 zu takten. Als weiteren Steuerparameter empfängt die Steuereinrichtung 170 beispielsweise einen Wert, der die zur Verfügung stehende Energie für den Kryptographiecontroller 10 angibt, und den dieselbe beispielsweise von einer Meßstelle (nicht gezeigt) empfängt.

13

WO 02/099664

5

10

15

20

25

30

35

PCT/EP02/06147

chen. Falls folglich die zur Verfügung stehende Energie für den Kryptographiecontroller 10 sinkt, wird die Steuereinrichtung 170 die Taktfrequenzen f_1 und f_2 entsprechend verringern.

Um die asynchrone Taktung der Peripherieeinheiten bei dem Kryptographiecontroller 10 von Fig. 1 und die Nützlichkeit derselben für einen optimierten Betrieb des Kryptographiecontrollers 10 zu veranschaulichen, sind in Fig. 2 exemplarisch ein Taktsignalverlauf T_{CPU} für die CPU und Taktsignalverläufe für eine der Peripherieeinheiten eines Kryptographiecontrollers von Fig. 7 und für einen der Peripherieeinheiten eines Kryptographiecontrollers von Fig. 1, d.h. Taktsync bzw. Taktasync, dargestellt. Wie es in der Figur durch die gestrichelten Linien veranschaulicht wird, ist das Taktsignal für eine Peripherieeinheit bei dem Kryptographiecontroller von Fig. 7 immer synchron zu dem Taktsignal der CPU Taktcru. Die Taktfrequenz einer Peripherieeinheit des herkömmlichen Kryptographiecontrollers beträgt immer ein bestimmtes Vielfaches der Taktfrequenz der CPU, wobei das Verhältnis der beiden Taktfrequenzen in dem vorliegenden Fall ½ ist. Demgegenüber ist das Taktsignal Taktasync einer Peripherieeinheit des Kryptographiecontrollers von Fig. 1 asynchron zu dem Taktsignal der CPU Taktcpu, und folglich sind beliebige Taktfrequenzverhältnisse einstellbar. Insbesondere können die Frequenz der CPU und die Frequenz einer Peripherieeinheit teilefremd eingestellt sein. Hierdurch wird ermöglicht, daß die Steuereinrichtung die optimalen Taktfrequenzverhältnisse genauer als mit einer bedingten Taktfrequenzeinstellung einstellen kann.

Insbesondere kann die Rechengeschwindigkeit bei gleicher zur Verfügung stehender Energie besser optimiert werden. Zusätzlich ist anders als bei der Frequenzteilung das Einstellen einer schnelleren Taktfrequenz als derjenigen der CPU möglich, wodurch sehr rechenaufwendige Operationen schneller

14

PCT/EP02/06147

Bezugnehmend auf Fig. 3 wird im folgenden die Aufteilung der zur Verfügung stehenden Energie E auf zwei Peripherieeinheiten gemäß einem Ausführungsbeispiel der vorliegenden Erfin-10 dung veranschaulicht, wobei diese Aufteilung durch die Steuereinrichtung (Fig. 1) durchgeführt wird. Die Steuereinrichtung empfängt den Wert der zur Verfügung stehenden Energie E und bestimmt abhängig von Parametern, wie z.B. der augenblicklichen Applikation des Kryptographiecontrollers 10 und 15 den Aufgaben der Peripherieeinheiten 30a und 30b, die Aufteilung der zur Verfügung stehenden Energie in Energieportionen E_1 und E_2 , wie es bei 300 dargestellt ist, und stellt abhängig von diesen Energieportionen die freischwingenden Oszillatoren 100a und 100b derart ein, daß dieselben die Peripherieeinhei-20 ten 30a und 30b mit Taktfrequenzen f1 und f2 takten, die den jeweiligen Energieportionen E1 und E2 entsprechen. Da, wie im vorhergehenden beschrieben, die Taktung der Peripherieeinheiten erfindungsgemäß unabhängig von Vielfachen des CPU-Takts erfolgen kann, ist eine optimale Ausnutzung der zur Verfügung 25 stehenden Energie E möglich, indem die Steuereinrichtung die Taktfrequenzen f1 und f2 derart einstellt, daß die sich ergebenden Energieportionen E_1 und E_2 die Energie E im wesentlichen restlos aufbrauchen (E - E1 - E2 \approx 0).

30

35

WO 02/099664

durchführbar sind.

5

Das Verhältnis zwischen E_1 und f_1 bzw. E_2 und f_2 kann beispielsweise vorab beim Schaltungsentwurf bestimmt worden sein, um abhängig von einer zur Verfügung stehenden Energie und den unterschiedlichen möglichen Applikationen sowohl in Bezug auf eine optimale Energieaufteilung als auch in Bezug auf eine optimale Rechengeschwindigkeit eine Nachschlägtabelle zu erzeugen, in der für verschiedene Parameter und für

15

PCT/EP02/06147

gieportionen gespeichert sind, oder um entsprechende funktionale Zusammenhänge zu bestimmen und schaltungsmäßig zu implementieren.

5

10

15

20

25

30

35

WO 02/099664

In Fig. 4 ist in sehr vereinfachter Darstellung ein Ausführungsbeispiel einer Kryptographiecontrollers veranschaulicht, bei dem eine Mehrzahl von Peripherieeinheiten in dem Kryptographiecontroller keinen eigenen Oszillator aufweist, sondern mit dem selben Takt wie die CPU getaktet wird (es ist stellvertretend lediglich eine solche Peripherieeinheit gezeigt). Wie es zu sehen ist, werden sowohl eine Peripherieeinheit 400 als auch eine CPU 410 mit einer Taktfrequenz f_{CPU} getaktet, während eine Peripherieeinheit 420 mit einer zum CPU-Takt asynchronen Taktfrequenz f2 getaktet wird. Auch bei diesem Ausführungsbeispiel kann durch die asynchrone Taktung der Peripherieeinheit 420 die Taktfrequenz f2 optimaler angepaßt werden, um beispielsweise bei gleicher zur Verfügung stehender Energie eine optimalere Rechengeschwindigkeit zu erzielen.

Nachdem im vorhergehenden die erfindungsgemäße asynchrone Taktung und deren vorteilhafte Verwendung allgemein beschrieben worden ist, wird im folgenden die vorteilhafte Anwendung derselben bei einer Chipkarte beschrieben, die bei Terminals eingesetzt wird, die derselben eine schwankende Energie zuführen, wie z.B. Kontaktlosterminals und Mobilgeräte. Die Energie, die der Chipkarte von einem Kontaktlosterminal oder dem Kartenleser eines Mobilgerätes zugeführt wird, ist auf weniger als 10 mA begrenzt. Um die der Chipkarte bzw. der elektronischen Schaltung geringe zur Verfügung stehende Energie bestmöglich auszunutzen, steuert die Steuereinrichtung die Taktfrequenzen der Peripherieeinheiten derart, daß die zur Verfügung stehende Energie vollständig unter den Peripherieeinheiten (und der CPU) aufgeteilt wird. Die Aufteilungsverhältnisse steuert die Steuereinrichtung nach weiteren Steuerparametern, wie z.B. der augenblicklichen Applikation

der Chipkarte und/oder den Aufgaben der Peripherieeinheiten. Die optimale bzw. vollständige Ausnutzung der zur Verfügung stehenden Energie wird, wie im vorhergehenden beschrieben, durch die asynchrone Taktung der Peripherieeinheiten unabhängig von der CPU-Taktung erzielt, da die Einstellung der Taktfrequenzen der Peripherieeinheiten unabhängig von Vielfachen

16

PCT/EP02/06147

WO 02/099664

des CPU-Takts erfolgen kann.

In einem einfachen Fall beispielsweise, bei dem Coprozessoren sequentiell verwendet werden, könnte die Steuereinrichtung 10 die Taktfrequenzen der Coprozessoren beispielsweise derart steuern, daß die aufgrund der soeben vorliegenden Applikation unbenutzten Coprozessoren langsamer getaktet oder sogar ausgeschaltet werden, und der zur Zeit von der Applikation benötigte Coprozessor mit der Taktfrequenz arbeitet, die eine ma-15 ximale Energieausnutzung für die gesamte Chipkarte ergibt. In dem speziellen Fall des Einsatzes der Chipkarte bei einem Kontaktlosterminal kann somit auch eine optimal und kontinuierliche Anpassung an die sich ändernde zugeführte Energie, die sich durch Abstandsänderungen zwischen der Chipkarte und 20 dem Kontaktlosterminal ergibt, vorgenommen werden, indem eine von Vielfachen des CPU-Takts unabhängige, unmittelbare Nachführung der Taktfrequenz des von der Applikation gerade benötigten Coprozessors durchgeführt wird. Ist die Chipkarte weiter von dem Terminal entfernt, so steht weniger Energie zu 25 Verfügung, und die Taktfrequenz wird reduziert, während, wenn die Chipkarte näher an das Terminal gelangt, mehr Energie zur Verfügung steht, und der Coprozessor höher getaktet wird.

Nachdem im vorhergehenden die Betriebsoptimierung durch die asynchrone Taktung der Peripherieeinheiten beschrieben worden ist, wird im folgenden wiederum bezugnehmend auf Fig. 1 die Einsynchronisation der ein- und abgehenden Daten, wie z.B. Befehlen, Steuersignalen, verschlüsselten oder unverschlüsselten Daten oder Schlüsselparametern, bzw. der Ein- und Ausgänge (in Fig. 1 stellvertretend durch einen Anschluß 110a bzw. 110b dargestellt) der Peripherieeinheiten 30a und 30b

PCT/EP02/06147

WO 02/099664

10

15

20

25

30

35

erforderlich gemacht wird. Diese Einsynchronisation wird durch die Synchronisationseinrichtungen 130a und 130b durchgeführt. Die Synchronisationseinrichtungen 130a bzw. 130b übernehmen sowohl die Einsynchronisation von Daten, die auf dem mit der Taktfrequenz f_{CPU} getakteten Bus 150 übertragen werden, zu der Peripherieeinheit 30a bzw. 30b als auch die Einsynchronisation von Daten, die von der Peripherieeinheit 30a bzw. 30b auf dem Bus 150 ausgegeben werden. Gemäß einem Ausführungsbeispiel werden bei einer Einsynchronisation von Daten von dem Datenbus 150 zu den Peripherieeinheiten 30a und 30b zwei Fälle unterschieden, wobei die Unterscheidung im umgekehrten Fall, nämlich der Einsynchronisation von Daten zu dem Datenbus 150, entsprechend durchgeführt wird. In dem Fall, daß $f_{CPU} > f_i$ (mit i = 1, 2), werden die Daten zunächst mit einer Frequenz f_{CPU} in ein Register der Synchronisationseinrichtung 130a bzw. 130b geschrieben und danach mit einer Taktfrequenz fi aus demselben ausgelesen. In dem Fall, daß $f_{\text{CPU}} < f_{\text{i}}$ werden die Daten entweder ebenfalls über ein Register geschrieben und ausgelesen oder dieselben werden durch eine Synchronisationsschaltung innerhalb der Synchronisationseinrichtung 130a bzw. 130b synchronisiert. Die selben Maßnahmen werden für die Einsynchronisation von Daten von der Peripherieeinheit 30a bzw. 30b auf den Datenbus 150 getroffen.

Eine Synchronisationsschaltung gemäß einem Ausführungsbeispiel der vorliegenden Erfindung, wie sie bei der Synchronisationseinrichtung 130a bzw. 130b verwendet werden kann, ist
in Fig. 5 gezeigt. Die Synchronisationsschaltung 500 von Fig.
5 besteht aus zwei hintereinander geschalteten Synchronisations-Flip-Flops bzw. D-Flip-Flops 510 und 520, deren Takteingang CLK gemeinsam mit einem Taktanschluß 530 (nicht gezeigt
in Fig. 1) der Synchronisationsschaltung 500 verbunden ist.
Ein D-Eingang des Flip-Flops 510 ist mit einem Eingangsanschluß 540, ein Q-Ausgang des Flip-Flops 510 mit einem DEingang des Flip-Flops 520 und ein Q-Ausgang des Flip-Flops

520 mit einem Ausgangsanschluß 550 der Synchronisationsschaltung 500 verbunden. Je nachdem, ob von dem Datenbus zu einer Peripherieeinheit oder umgekehrt einsynchronisiert wird, liegen an dem Taktanschluß 530, dem Eingangsanschluß 540 und dem Ausgangsanschluß 550 entweder ein Taktsignal der Frequenz f_1 , Daten von dem Datenbus 150 bzw. Daten zu der Peripherieeinheit oder ein Taktsignal der Taktfrequenz f_{CPU} , Daten von der Peripherieeinheit bzw. Daten zu dem Datenbus 150 an.

5

Die Synchronisationsschaltung 500 ist derart aufgebaut, daß 10 das erste Flip-Flop 510 eine Abtastung der Daten an dem Eingangsanschluß 540 vornimmt, während das zweite Flip-Flop 520 verhindert, daß sich metastabile Zustände, die sich bilden, wenn Flanken der Daten- oder Steuersignale an dem Eingangsanschluß 540 in den Bereich von Abtastseiten des Flip-Flops 15 510, wie z.B. in die Bereiche der Taktflanken des Taktsignals an dem Taktanschluß 530, fallen, nicht negativ auf die Ausgangsdaten auswirken. Ein metastabiler Zustand, der sich an dem Ausgang Q des Flip-Flops 510 einstellt, ist nach einem weiteren Takt des Taktsignals an dem Taktanschluß 530 wieder 20 gültig, so daß an dem Ausgang Q des Flip-Flops 520 immer gültige Datenausgangswerte ausgegeben werden.

Es sei darauf hingewiesen, daß, obwohl sich die vorhergehende Beschreibung auf einen Kryptographiecontroller bezog, die 25 vorliegende Erfindung ferner auf alle anderen elektronischen Schaltungen anwendbar ist, bei denen zumindest eine zentrale Verarbeitungseinheit und eine Peripherieeinheit vorgesehen sind. Zudem ist die genaue Implementierung der elektronischen Schaltung nicht auf eine integrierte Schaltung begrenzt, son-30 dern die elektronische Schaltung kann ferner auf einer Platine implementiert sein. Die Synchronisationseinrichtungen können andere Synchronisationsschaltungen als diejenige, die in Fig. 5 gezeigt ist, enthalten. Zudem können die Synchronisationseinrichtungen innerhalb einer Host-Schnittstelle der Pe-35 ripherieeinheiten umfaßt sein. Es wird ferner darauf hingewiesen, daß wie bei den Kryptographiecontrollern von Fig. 6

19

PCT/EP02/06147

und 7 bei dem Kryptographiecontroller von Fig. 1 eine PLL als Taktvervielfacher an dem Taktanschluß der CPU vorgesehen sein kann, um die Taktfrequenz des extern zugeführten Takts zu vervielfachen.

5

10

15

20

35

WO 02/099664

Ferner wird darauf hingewiesen, daß es für die vorliegende Erfindung nicht notwendig ist, daß die Peripherieeinheiten fest mit den steuerbaren Oszillatoren verbunden sind. Es könnte ferner vorgesehen sein, daß die steuerbaren Oszillatoren in dem Terminal vorgesehen sind, und daß die Taktanschlüsse der Peripherieeinheiten mit geeigneten Anschlußvorrichtungen verbunden sind, die wiederum mit geeigneten Kontaktanschlüssen an dem Terminal verbindbar sind, an denen das Taktsignal der steuerbaren Oszillatoren anliegt. Insbesondere wäre je ein Kontaktanschluß mit dem Signalausgang eines steuerbaren Oszillators verbunden, während je eine Anschlußvorrichtung mit dem Taktanschluß der Peripherieeinheit bzw. mit dem Taktanschluß der zentralen Verarbeitungseinheit verbunden wäre. In diesem Fall wäre zusätzlich für jedes unabhängige Taktsignal ein weiterer Kontaktanschluß an dem Terminal und eine weitere Anschlußvorrichtung zur Übertragung von Steuersignalen von der Steuereinrichtung zu den steuerbaren Oszillatoren vorgesehen.

In Bezug auf die vorhergehende Beschreibung wird darauf hingewiesen, daß die Anschlußvorrichtungen nicht nur auf den
Einsatz bei einem Kontaktterminal angepaßt sein können. Dieselben können ferner zur kontaktlosen Energieaufnahme bei
Kontaktlosterminals angepaßt sein, wie es in der vorhergehenden Beschreibung bezüglich der optimalen Energieausnutzung
beschrieben wurde.

Bezugnehmend auf Fig. 4 wird ferner darauf hingewiesen, daß weitere Möglichkeiten bestehen, um gemäß der vorliegenden Erfindung Peripherieeinheiten zu takten. Es kann beispielsweise vorgesehen sein, daß ein Teil der Peripherieeinheiten der elektronischen Schaltung wie in Fig. 7 über einen Taktteiler

mit einem von dem Takt der CPU abgeleiteten Takt getaktet

5

10

wird. Es ist ferner möglich, unterschiedliche asynchrone
Taktbäume zu bilden, indem an den asynchronen Takt eines
steuerbaren Oszillators eine Mehrzahl von Peripherieeinheiten
angeschlossen werden, die über Taktteiler jeweils einen von
dem asynchronen Takt des steuerbaren Oszillators abgeleiteten
Takt erhalten. Auf diese Weise könnten beispielsweise Peripherieeinheiten, die bei speziellen Anwendungen zusammen oder
parallel arbeiten, der CPU gegenüber asynchron getaktet werden, während dieselben untereinander synchron, mit bestimmten
Vielfachen des gemeinsamen asynchronen Takts, getaktet werden.

Patentansprüche

- 1. Elektronische Schaltung mit
- 5 einer zentralen Verarbeitungseinheit (20) mit einem Taktanschluß (40) und einem Datenanschluß (160);

einer Peripherieeinheit (30a, 30b) mit einem Taktanschluß (80a, 80b) und einem Datenanschluß (110a, 110b), wobei der Taktanschluß (80a, 80b) mit einem Signalausgang (90a, 90b) eines steuerbaren Oszillators (100a, 100b) oder mit einem externen Takteingang (230a, 230b) verbunden ist;

- einer Synchronisationseinrichtung (130a, 130b) mit einem ersten und einem zweiten Datenanschluß (120a, 120b, 140a,
 140b), wobei der erste Datenanschluß (120a, 120b) mit dem Datenanschluß (110a, 110b) der Peripherieeinheit (30a, 30b)
 verbunden ist; und
- einem Datenbus (150), der mit dem Datenanschluß (160) der zentralen Verarbeitungseinheit (20) und dem zweiten Datenanschluß (140a, 140b) der Synchronisationseinrichtung (130a, 130b) verbunden ist.
- 2. Elektronische Schaltung gemäß Anspruch 1, bei der die zentrale Verarbeitungseinheit, die Peripherieeinheit, die Synchronisationseinrichtung und der Datenbus auf einer gemeinsamen Chipkarte angeordnet sind, die zwei externe Anschlußvorrichtungen aufweist, die angeordnet sind, um mit entsprechenden zwei Kontaktanschlüssen eines Terminals verbindbar zu sein, wobei ein erster der Kontaktanschlüsse mit dem Signalausgang des steuerbaren Oszillators verbunden ist, und an dem zweiten der Kontaktanschlüsse ein Taktsignal für die zentrale Verarbeitungseinheit anliegt, ein erster der externen Anschlußvorrichtungen mit dem Taktanschluß der Peripherieeinheit und der zweite der externen Anschlußvorrichtungen mit

WO 02/099664 PCT/EP02/06147

dem Taktanschluß der zentralen Verarbeitungseinheit verbunden ist.

- 3. Elektronische Schaltung gemäß Anspruch 1, bei der die zentrale Verarbeitungseinheit, die Peripherieeinheit, die Synchronisationseinrichtung, der Datenbus und der Oszillator auf
 einer gemeinsamen Chipkarte angeordnet sind, und der Taktanschluß (80a, 80b) der Peripherieeinheit (30a, 30b) mit dem
 Signalausgang (90a, 90b) des steuerbaren Oszillators verbunden ist.
 - 4. Elektronische Schaltung gemäß Anspruch 1 oder 3, bei der die zentrale Verarbeitungseinheit (20), die Peripherieeinheit (30a, 30b), der Datenbus (150), der steuerbare Oszillator (100a, 100b) und die Synchronisationseinrichtung (130a, 130b) in einer integrierten Schaltung (10) integriert sind.

15

20

25

30

35

- 5. Elektronische Schaltung gemäß einem der Ansprüche 1 bis 4, die ferner folgendes Merkmal aufweist:
- eine Steuereinrichtung (170) mit einem Steuerausgang (180a, 180b), wobei der Steuerausgang (180a, 180b) mit dem Steuereingang (190a, 190b) des steuerbaren Oszillators (100a, 100b) verbunden ist, und wobei die Steuereinrichtung (170) angeordnet ist, um den steuerbaren Oszillator (100a, 100b) abhängig von einem Steuerparameter zu steuern.
- 6. Elektronische Schaltung gemäß Anspruch 5, bei der die Steuereinrichtung (170) angeordnet ist, um den steuerbaren Oszillator (100a, 100b) abhängig von einer Aufgabe, die die Peripherieeinheit (30a, 30b) ausführt, einer Applikation der elektronischen Schaltung oder einer zur Verfügung stehenden Energie (E) für die elektronische Schaltung als Steuerparameter zu steuern.
 - 7. Elektronische Schaltung gemäß einem der Ansprüche 1 bis 6, bei der der steuerbare Oszillator (100a, 100b) steuerbar ist,

um an einem Signalausgang (90a, 90b) ein Ausgangssignal zu liefern, dessen Frequenz (f_1 , f_2) höher als eine Frequenz (f_{CPU}) eines Taktsignals ist, das dem Taktanschluß (40) der zentralen Verarbeitungseinheit (20) zuführbar ist.

23

PCT/EP02/06147

5

WO 02/099664

8. Elektronische Schaltung gemäß einem der Ansprüche 1 bis 7, bei der der steuerbare Oszillator (100a, 100b) steuerbar ist, um ein Ausgangssignal zu liefern, dessen Frequenz (f_1 , f_2) zu einer Frequenz (f_{CPU}) eines Taktsignals, das dem Taktanschluß (40) der zentralen Verarbeitungseinheit (20) zuführbar ist, teilerfremd ist.

9. Elektronische Schaltung gemäß einem der Ansprüche 1 bis 8, die als Kryptographiecontroller ausgeführt ist.

15

20

10

- 10. Elektronische Schaltung gemäß einem der Ansprüche 1 bis 9, bei der die Peripherieeinheit (30a, 30b) ein Coprozessor für einen einer Gruppe von kryptographischen Algorithmen, die eine asymmetrische Verschlüsselung oder eine symmetrische Verschlüsselung umfaßt, ein Sende/Empfangsmodul, ein Filter, ein Hash-Modul, ein Zufallsgenerator oder ein Sensorelement ist.
- 11. Elektronische Schaltung gemäß einem der Ansprüche 1 bis
 25 10 mit einer Mehrzahl von Peripherieeinheiten (30a, 30b), wobei jede Peripherieeinheit (30a, 30b) mit einem eigenen steuerbaren Oszillator verbindbar ist, oder wo bei verschiedenen
 der Mehrzahl von Peripherieeinheiten (30a, 30b) Taktsignale
 mit Frequenzen zugeführt werden, die von dem steuerbaren Oszillator (100a, 100b) abgeleitet werden.
- 12. Elektronische Schaltung gemäß einem der Ansprüche 1 bis
 11, bei der jeder Peripherieeinheit (30a, 30b) eine eigene
 Aufgabe zugeordnet ist, wobei die Aufgaben aus einer Gruppe
 ausgewählt sind, die die Berechnung einer modularen Multiplikation, einer modularen Addition, einer Hash-Wertberechnung,
 eine RSA-Verschlüsselung, eine auf elliptischen Kurven basie-

WO 02/099664 PCT/EP02/06147

rende Verschlüsselung, eine Verschlüsselung nach dem DES-Standard, einen Datenaustausch mit einem Terminal, das Bilden von Zufallszahlen oder das Überprüfen sicherheitskritischer Parameter umfaßt.

5

13. Verfahren zum Steuern einer elektronischen Schaltung mit einer zentralen Verarbeitungseinheit (CPU) (20) und einer Peripherieeinheit (30a, 30b), die über einen Datenbus (150) miteinander verbunden sind, mit folgenden Schritten:


10


20


Takten der zentralen Verabreitungseinheit (20) mit einem Takt einer ersten Taktfrequenz (f_{CPU});


Takten der Peripherieeinheit (30a, 30b) mit einem Takt einer zweiten Taktfrequenz (f_1), wobei die erste Taktfrequenz (f_{CPU}) und die zweite Taktfrequenz (f_1) teilerfremd sind;

Synchronisieren von Daten, die über den Datenbus (150) zwischen der zentralen Verarbeitungseinheit (20) und der Peripherieeinheit (30a, 30b) übertragen werden.













FIG 6



PCT/EP02/06147 **WO** 02/099664 7/8

Bezugszeichenliste

- Kryptographiecontroller 10
- 20 CPU
- 30a Peripherieeinheit
- 30b Peripherieeinheit
- Taktanschluß 40
- Anschlußvorrichtung 50
- Datenanschluß 60
- Anschlußvorrichtung 70
- 80a Taktanschluß
- 80b Taktanschluß
- 90a Signalausgang
- 90b Signalausgang
- 100a steuerbarer Oszillator
- 100b steuerbarer Oszillator
- 110a Datenanschluß
- 110b Datenanschluß
- 120a erster Datenanschluß
- 120b erster Datenanschluß
- 130a Synchronisationseinrichtung
- 130b Synchronisationseinrichtung
- 140a zweiter Datenanschluß
- 140b zweiter Datenanschluß
- 150 Datenbus
- Datenanschluß 160
- 170 Steuereinrichtung
- 180a Steuerausgang
- 180b Steuerausgang
- 190a Steuereingang
- 190b Steuereingang
- Anschluß 200
- Anschluß 210
- 220a Taktanschluß
- 220b Taktanschluß
- 230a externer Takteingang
- 230b externer Takteingang

WO 02/099664 PCT/EP02/06147 8/8

300	Energieaufteilung
400	Peripherieeinheit
410	CPU
420	Peripherieeinheit
510	D-Flip-Flop
520	D-Flip-Flop
530	Taktanschluß
540	Eingangsanschluß
550	Ausgangsanschluß
900	Kryptographiecontroller
910	CPU
920a	Peripherieeinheit
920b	Peripherieeinheit
930	Datenanschluß
940a	Datenanschluß
940b	Datenanschluß
950	Datenbus
960	Datenanschluß
970	Anschlußvorrichtung
980	Taktanschluß
990	PLL
1000	Anschlußvorrichtung
1010a	Taktteiler

1010b Taktteiler

IN ERNATIONAL SEARCH REPORT

Interactional Application No PCT/EP 02/06147

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 G06F13/40 G06F1/08 //G06K19/07 G06F1/32 According to International Patent Classification (IPC) or to both national classification and IPC **B. FIELDS SEARCHED** Minimum documentation searched (classification system followed by classification symbols) IPC 7 G06F G06K Documentation searched other than minimum documentation to the extent that such documents are included. In the fields searched Electronic data base consulted during the international search (name of data base and, where practical, search terms used) EPO-Internal, WPI Data, PAJ C. DOCUMENTS CONSIDERED TO BE RELEVANT Category * Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. US 5 778 237 A (YAMAMOTO MITSUYOSHI ET X 1,4-7,11 AL) 7 July 1998 (1998-07-07) abstract; figure 3 column 1, line 56 - line 64 column 3, line 31 -column 4, line 3 column 4, line 42 - line 48 2,3,8,13 9,10,12 EP 0 569 131 A (MITSUBISHI ELECTRIC CORP) 2,3 10 November 1993 (1993-11-10) abstract; figure 1 US 5 708 801 A (CHAN KENNETH K ET AL) 8,13 13 January 1998 (1998-01-13) column 2, line 55 - line 62 Further documents are listed in the continuation of box C. Patent family members are listed in annex. Special categories of cited documents: later document published after the international filing date or priority date and not in conflict with the application but "A" document defining the general state of the lart which is not cited to understand the principle or theory underlying the considered to be of particular relevance invention *E* earlier document but published on or after the international document of particular relevance; the claimed invention filing date cannot be considered novel or cannot be considered to *L* document which may throw doubts on priority claim(s) or involve an inventive step when the document is taken alone which is cited to establish the publication date of another "Y" document of particular relevance; the claimed invention citation or other special reason (as specified) cannot be considered to involve an inventive step when the *O* document referring to an oral disclosure, use, exhibition or document is combined with one or more other such docuother means ments, such combination being obvious to a person skilled in the art. document published prior to the international filing date but later than the priority date claimed *&* document member of the same patent family Date of the actual completion of the international search Date of mailing of the international search report 12 September 2002 20/09/2002 Name and mailing address of the ISA **Authorized officer** European Patent Office, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Albert, J Fax: (+31-70) 340-3016



Interational Application No
PCT/EP 02/06147

 	PCI/EP UZ	-N POOLINGATO CONCIDENCE TO DE DEL CONCIDENCE	0.70
 Relevant to claim No.		etion) DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant p	C.(Continue
ACIEVANI IO GMIIN NO.		Change of Coordingth, with indication, whole appropriate, of the relevant (Caregory -
1-13		US 6 115 823 A (VELASCO FRANCISCO E 5 September 2000 (2000-09-05) abstract; figures 1,3 column 1, line 31 - line 34	A
		210 (continuation of second sheet) (July 1992)	

REPORT SEARCH REPORT

Information on patent family members

International Application No
PCT/EP 02/06147

Patent document cited in search report	Publication date	Patent family member(s)		Publication date	
US 5778237 A	07-07-1998	JP	7287699 A	31-10-1995	
EP 0569131 A	10-11-1993	JP JP DE DE EP US	2842750 B2 5342435 A 69314533 D1 69314533 T2 0569131 A2 5365047 A	06-01-1999 24-12-1993 20-11-1997 19-03-1998 10-11-1993 15-11-1994	
US 5708801 A	13-01-1998	US DE DE EP JP	5600824 A 69509932 D1 69509932 T2 0666541 A1 7253947 A	04-02-1997 08-07-1999 30-09-1999 09-08-1995 03-10-1995	
US 6115823 A	05-09-2000	US	5987614 A	16-11-1999	

INTERNATION ER RECHERCHENBERICHT

ationales Aktenzeichen PCT/EP 02/06147

A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 G06F13/40 G06F1/08 G06F1/32 //G06K19/07 Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK B. RECHERCHIERTE GEBIETE Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole) IPK 7 G06F G06K Recherchierte aber nicht zum Mindestprüfstoft gehörende Veröffentlichungen, soweit diese unter die recherchlerten Gebiete fallen Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evtl. verwendete Suchbegriffe) EPO-Internal, WPI Data, PAJ C. ALS WESENTLICH ANGESEHENE UNTERLAGEN Kategories Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile Betr. Anspruch Nr. X US 5 778 237 A (YAMAMOTO MITSUYOSHI ET 1,4-7,11AL) 7. Juli 1998 (1998-07-07) Zusammenfassung; Abbildung 3 Spalte 1, Zeile 56 - Zeile 64 Spalte 3, Zeile 31 -Spalte 4, Zeile 3 Spalte 4, Zeile 42 - Zeile 48 2,3,8,13 9,10,12 EP 0 569 131 A (MITSUBISHI ELECTRIC CORP) Υ 2,3 10. November 1993 (1993-11-10) Zusammenfassung; Abbildung 1 Y US 5 708 801 A (CHAN KENNETH K ET AL) 8,13 13. Januar 1998 (1998-01-13) Spalte 2, Zeile 55 - Zeile 62 Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu Siehe Anhang Palentfamilie entnehmen * Besondere Kategorien von angegebenen Veröffentlichungen : *T* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der "A" Veröffentlichung, die den allgemeinen Stand der Technik definiert, Anmeldung nicht kollidiert, sondern nur zum Verständnis des der aber nicht als besonders bedeutsam anzusehen ist Erfindung zugrundeliegenden Prinzips oder der Ihr zugrundeliegenden "E" älteres Dokument, das jedoch erst am oder nach dem internationalen Theorie angegeben ist Anmeldedatum veröffentlicht worden ist Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung "L" Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erkann allein aufgrund dieser Veröffentlichung nicht als neu oder auf scheinen zu lassen, oder durch die das Veröffentlichungsdatum einer erfinderischer Tätigkeit beruhend betrachtet werden anderen im Recherchenbericht genannten Veröffentlichung belegt werden 🛶 Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung soll oder die aus einem anderen besonderen Grund angegeben ist (wie kann nicht als auf erfinderischer Tätigkeit beruhend betrachtet ausgeführt) werden, wenn die Veröffentlichung mit einer oder mehreren anderen O Veröffentlichung, die sich auf eine m

ündliche Offenbarung, Veröffentlichungen dieser Kategorie in Verbindung gebracht wird und diese Verbindung für einen Fachmann nahellegend ist eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach *&* Veröffentlichung, die Mitglied derselben Patentfamilie ist dem beanspruchten Prioritätsdatum veröffentlicht worden ist Datum des Abschlusses der Internationalen Recherche Absendedatum des internationalen Recherchenberichts 12. September 2002 20/09/2002 Name und Postanschrift der Internationalen Recherchenbehörde Bevollmächtigter Bediensteter Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo ni, Albert, J

Fax: (+31-70) 340-3016

INTERNATION ER RECHERCHENBERICHT

Internationales Aktenzeichen
PCT/EP 02/06147

		PCT/EP 02	2/0614/
C.(Fortsetz Kalegorie°	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht komme	nden Teile	Betr. Anspruch Nr.
A	US 6 115 823 A (VELASCO FRANCISCO ET AL) 5. September 2000 (2000-09-05) Zusammenfassung; Abbildungen 1,3 Spalte 1, Zeile 31 - Zeile 34		1-13

INTERNATIONAL RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentlamilie gehören

Internationales Aktenzeichen
PCT/EP 02/06147

Im Recherchenbericht ingeführtes Patentdokument		Datum der Veröffentlichung	Mitglied(er) der Patentfamilie		Datum der Veröffentlichung	
US 5	5778237	A	07-07-1998	JP	7287699 A	31-10-1995
EP (0569131	Α	10-11-1993	JP	2842750 B2	06-01-1999
				JP	5342435 A	24-12-1993
		•		DE	69314533 D1	20-11-1997
				DE	69314533 T2	19-03-1998
				EP	0569131 A2	10-11-1993
				US	5365047 A	15-11-1994
US 57	708801	A	13-01-1998	US	5600824 A	04-02-1997
				DE	69509932 D1	08-07-1999
				DE	69509932 T2	30-09-1999
				ΕP	0666541 A1	09-08-1995
				JP	7253947 A	03-10-1995
US 6	5115823	 А	05-09-2000	US	5987614 A	16-11-1999